課程大綱
*階段
1. 板級(jí)架構(gòu)和電路圖設(shè)計(jì)
【內(nèi)容】學(xué)習(xí)常見處理器和配套器件使用方法。以DSP6000/ARM Cortex A8高速、高密度板為例介紹系統(tǒng)構(gòu)建所需的全部芯片，包括HY57V561620存儲(chǔ)器，cs8900網(wǎng)卡，開關(guān)電源，時(shí)鐘分配電路，連接邏輯等
【目標(biāo)】通過學(xué)習(xí)掌握嵌入式系統(tǒng)電路圖設(shè)計(jì)，熟練使用常見的嵌入式處理器，并且達(dá)到能夠從板級(jí)架構(gòu)考慮設(shè)計(jì)取舍的水平，在設(shè)計(jì)上學(xué)會(huì)考慮測(cè)試相關(guān)的問題，做到design for test
1.1. 嵌入式處理器
1.2. SDRAM特性和使用原則
1.3. Flash芯片使用技巧
1.4. 高速數(shù)字邏輯電路特性
1.5. 總線信號(hào)緩沖器
1.6. 以太網(wǎng)芯片
1.7. 電源，時(shí)鐘和復(fù)位電路
1.8. 其他外部設(shè)備
1.9. 設(shè)計(jì)冗余硬件協(xié)助調(diào)試
1.10. 自診斷設(shè)計(jì)
第二階段
2. 嵌入式系統(tǒng)PCB設(shè)計(jì)
【內(nèi)容】學(xué)習(xí)嵌入式系統(tǒng)所需的高速電路設(shè)計(jì)技巧。包括高密度封裝的設(shè)計(jì)要點(diǎn)，高速信號(hào)設(shè)計(jì)原則，電源設(shè)計(jì)，特殊信號(hào)設(shè)計(jì)，以及散熱和可制造性的設(shè)計(jì)
【目標(biāo)】通過學(xué)習(xí)掌握嵌入式系統(tǒng)所要求的電路板設(shè)計(jì)技術(shù)，熟練掌握初步的高速電路設(shè)計(jì)技巧，能夠設(shè)計(jì)穩(wěn)定可靠的高速嵌入式系統(tǒng)，并且可以定位和排除常見的硬件問題。
2.1. 關(guān)于BGA封裝要考慮的問題
2.2. 設(shè)計(jì)電源和地平面
2.3. 設(shè)計(jì)規(guī)則對(duì)信號(hào)完整性的影響
2.4. 退耦電容
2.5. 高速信號(hào)的布線規(guī)則
2.6. 功耗估計(jì)和熱設(shè)計(jì)
2.7. 可制造性設(shè)計(jì)
2.8. 怎樣判斷系統(tǒng)是否工作
2.9. 軟件工具協(xié)助調(diào)試
2.10. 設(shè)計(jì)調(diào)試用的信號(hào)擴(kuò)展連接器
2.11. 使用儀器協(xié)助調(diào)試
第三階段 電路圖設(shè)計(jì)高級(jí)－－電路圖的PSPICE仿真和驗(yàn)證
1. 電路圖設(shè)計(jì)高級(jí)－－電路圖的PSPICE仿真和驗(yàn)證
【內(nèi)容】學(xué)習(xí)電路圖高級(jí)設(shè)計(jì)中的PSPICE仿真和驗(yàn)證的技巧。包括通過SPICE仿真尋找
*參數(shù),電路性能仿真，電路參數(shù)計(jì)算，蒙特卡羅分析，F(xiàn)FT分析等
【目標(biāo)】通過學(xué)習(xí)學(xué)習(xí)電路圖高級(jí)設(shè)計(jì)中的PSPICE仿真和驗(yàn)證的技巧，熟練使用PSICE工具
進(jìn)行參數(shù)計(jì)算，參數(shù)優(yōu)化，以便提升電路設(shè)計(jì)性能。
1.1. 通過SPICE仿真尋找*參數(shù)
1.2. 電路參數(shù)計(jì)算
1.3. 蒙特卡羅分析
1.4. FFT分析
1.5. 電路性能仿真
1.6. Time Domain
1.7. DC SWEEP
1.8. AC SWEEP
1.9. 溫度對(duì)電路的影響
1.10. 頻率對(duì)電路的影響
第五階段 嵌入式系統(tǒng)PCB設(shè)計(jì)高級(jí)－－嵌入式系統(tǒng)PCB設(shè)計(jì)時(shí)序、SI、PI、EMC、電源完整性
設(shè)計(jì)和仿真，怎樣通過仿真提高開發(fā)周期
2. 嵌入式系統(tǒng)PCB設(shè)計(jì)高級(jí)－－嵌入式系統(tǒng)PCB設(shè)計(jì)時(shí)序、SI、PI、EMC、電源完整性
設(shè)計(jì)和仿真
【內(nèi)容】學(xué)習(xí)嵌入式系統(tǒng)PCB設(shè)計(jì)的高級(jí)技巧。包括嵌入式系統(tǒng)PCB設(shè)計(jì)時(shí)序、SI、PI、EMC、電源完整性設(shè)計(jì)和仿真
【目標(biāo)】通過學(xué)習(xí)掌握高速、高密度嵌入式系統(tǒng)所要求的PCB電路板設(shè)計(jì)高級(jí)技巧，熟練掌握嵌入式系統(tǒng)PCB設(shè)計(jì)SDRAM,DDR3時(shí)序控制，SI仿真、控制，PI抑制干擾、EMC、電源完整性設(shè)計(jì)和仿真。
2.1. SDRAM,DDR3時(shí)序控制
2.2. 高速、高密度PCB抑制干擾
2.3. 高速、高密度PCB EMC設(shè)計(jì)
2.4. 高速、高密度PCB SI仿真
2.5. 高速、高密度PCB PI設(shè)計(jì)和仿真
2.6. 高速、高密度PCB電源完整性
2.7. 高速、高密度PCB后仿真
2.8. 怎樣通過仿真提高開發(fā)周期
2.9. 高速、高密度PCB串?dāng)_差分線解決技巧
2.10. 高速、高密度PCB串?dāng)_的查找和解決
第六階段 高速、高密度dsp6000/ARM Cortex A8項(xiàng)目實(shí)戰(zhàn)
【內(nèi)容】通過項(xiàng)目實(shí)戰(zhàn)學(xué)習(xí)高速、高密度dsp6000/ARM Cortex A8 板子的設(shè)計(jì)，通過實(shí)戰(zhàn)更上一層樓，完整學(xué)習(xí)板子從原理圖設(shè)計(jì)和仿真到PCB設(shè)計(jì)和仿真的全部過程。
【目標(biāo)】項(xiàng)目實(shí)戰(zhàn)學(xué)習(xí)高速、高密度dsp6000/ARM Cortex A8 板子的設(shè)計(jì)，通過實(shí)戰(zhàn)更上一層樓。
1.1. 高速、高密度dsp6000/ARM Cortex A8 原理圖設(shè)計(jì)以及注意的問題
1.2. 高速、高密度dsp6000/ARM Cortex A8 原理圖設(shè)計(jì)技巧詳解
1.3. 高速、高密度dsp6000/ARM Cortex A8 原理圖設(shè)計(jì)PSPICE仿真的問題
1.4. 高速、高密度dsp6000/ARM Cortex A8 原理圖設(shè)計(jì)PSPICE仿真的技巧詳解
1.5. 高速、高密度dsp6000/ARM Cortex A8 PCB設(shè)計(jì)
1.6. 高速、高密度dsp6000/ARM Cortex A8 PCB設(shè)計(jì)PSPICE仿真要注意的問題
1.7. 高速、高密度dsp6000/ARM Cortex A8 PCB設(shè)計(jì)PSPICE仿真技巧詳解路
1.8. 時(shí)序設(shè)計(jì)
1.9. 串?dāng)_仿真和解決
1.10. 設(shè)計(jì)后仿真保證板子的一次通過率
